Advento do FPGA — Um Desafio da Jane Street

Durante anos, o Advent of Code tem sido uma tradição muito apreciada no final do ano na Jane Street, atraindo muitos colaboradores ansiosos por participar numa série de puzzles de programação ao longo de um mês. Estes desafios são concebidos para incentivar o pensamento profundo, a resolução inovadora de problemas e a engenharia cuidadosa — qualidades que se alinham perfeitamente com a cultura da empresa. Com base nesta tradição, no ano passado, Anish, um engenheiro de hardware na Jane Street, adotou uma abordagem inovadora ao implementar toda a série Advent of Code usando Hardcaml, uma linguagem de descrição de hardware (HDL) baseada em OCaml. Este esforço não só transformou algoritmos de software em circuitos FPGA sintetizáveis, como também proporcionou uma oportunidade única para explorar o design arquitetónico e a otimização de recursos dentro das limitações do hardware. O seu relato detalhado, intitulado Advent of Hardcaml, guia os leitores pelas complexidades da tradução dos puzzles para hardware, mostrando o potencial criativo neste domínio.\n\nEste ano, a Jane Street está entusiasmada por expandir esta iniciativa lançando o Desafio Advent of FPGA 2025. O desafio convida a comunidade a construir designs sintetizáveis a nível de transferência de registos (RTL) que resolvam puzzles selecionados do Advent of Code 2025. Os participantes podem escolher quantos puzzles desejarem, com um mínimo de um, e são incentivados a usar Hardcaml para reconhecimento adicional. O desafio enfatiza o uso realista de recursos e exige que os designs sejam sintetizáveis, embora a implementação real em FPGA não seja obrigatória. As submissões devem incluir código open-source, um testbench e documentação explicando a abordagem e os passos de execução. É importante que todo o trabalho seja original — duplicados ou submissões geradas por IA são proibidos — e os participantes devem ser capazes de descrever claramente os seus designs.\n\nA competição aceita RTL escrito em qualquer linguagem, incluindo Verilog, VHDL, Chisel, Amaranth e Filament, com Hardcaml particularmente incentivado. No entanto, linguagens de síntese de alto nível (HLS) estão excluídas. Para apoiar os participantes, a Jane Street fornece recursos como um projeto modelo/demonstração Hardcaml, instruções de configuração e vários tutoriais com exemplos. O prazo para submissão é 16 de janeiro de 2026, e as soluções devem ser enviadas através de um formulário designado.\n\nO desafio reconhecerá as três contribuições mais inventivas e criativas, escolhidas pela equipa de hardware da Jane Street, com prémios que incluem kits de desenvolvimento FPGA — o Zynq UltraScale+ Kria KV260 — e brindes da Jane Street. Além disso, qualquer pessoa que complete pelo menos um puzzle usando Hardcaml receberá uma t-shirt Jane Street Hardcaml. Para inspirar os participantes, a Jane Street sugere áreas para exploração, como escalabilidade (lidar com entradas 10 a 1000 vezes maiores), eficiência (equilíbrio entre área e desempenho), arquitetura (aproveitar o paralelismo e pipeline nativos do FPGA), síntese física usando fluxos ASIC open-source como TinyTapeout, e funcionalidades específicas da linguagem que permitem designs de hardware elegantes além do Verilog e VHDL tradicionais.\n\nA Jane Street espera que este desafio fomente a criatividade e encoraje uma adoção mais ampla do Hardcaml nas comunidades académicas e open-source. Os participantes são convidados a contactar para dúvidas ou problemas de submissão através do email advent-of-fpga@janestreet.com. Ben, um desenvolvedor de hardware na Jane Street originário da Nova Zelândia com doutoramento em engenharia elétrica pela Universidade de Tóquio, e Anish, um engenheiro FPGA que se juntou à Jane Street em 2024 vindo da Carnegie Mellon, estão entre os membros da equipa que apoiam esta iniciativa. Ambos partilham interesses em avançar o design de hardware através de ferramentas inovadoras e envolvimento comunitário, tornando este desafio uma combinação perfeita de rigor técnico e entusiasmo colaborativo.