FPGA 的到来——Jane Street 挑战赛

多年来，Advent of Code 一直是 Jane Street 年终备受珍视的传统，吸引了许多员工热衷于参与为期一个月的编程谜题系列。这些挑战旨在鼓励深入思考、创新问题解决和周到的工程设计——这些品质与公司的文化完美契合。基于这一传统，去年，Jane Street 的硬件工程师 Anish 采用了一种新颖的方法，使用基于 OCaml 的硬件描述语言 Hardcaml 实现了整个 Advent of Code 系列。这一努力不仅将软件算法转化为可综合的 FPGA 电路，还提供了一个独特的机会，在硬件约束内探索架构设计和资源优化。他的详细记录《Advent of Hardcaml》引导读者了解将谜题转化为硬件的复杂过程，展示了该领域的创造潜力。\n\n今年，Jane Street 欣然扩展这一计划，推出 2025 年 FPGA Advent 挑战赛。该挑战邀请社区构建可综合的寄存器传输级（RTL）设计，以解决精选的 Advent of Code 2025 谜题。参与者可选择任意数量的谜题，至少一个，并鼓励使用 Hardcaml 以获得额外认可。挑战强调现实资源使用，要求设计可综合，尽管不强制实际 FPGA 实现。提交必须包含开源代码、测试平台和解释方法及执行步骤的文档。重要的是，所有作品必须原创——禁止重复或 AI 生成的提交——且参与者应能清晰描述其设计。\n\n比赛欢迎使用任何语言编写的 RTL，包括 Verilog、VHDL、Chisel、Amaranth 和 Filament，特别鼓励使用 Hardcaml。但排除高级综合（HLS）语言。为支持参与者，Jane Street 提供资源，如 Hardcaml 模板/演示项目、设置说明及各种带示例的教程。提交截止日期为 2026 年 1 月 16 日，解决方案通过指定表单提交。\n\n挑战将表彰由 Jane Street 硬件团队选出的三项最具创新和创意的作品，奖品包括 FPGA 开发套件——Zynq UltraScale+ Kria KV260——及 Jane Street 周边。此外，完成至少一个 Hardcaml 谜题的参与者将获得 Jane Street Hardcaml T 恤。为激励参与者，Jane Street 建议探索领域包括可扩展性（处理输入量扩大 10 到 1000 倍）、效率（平衡面积与性能权衡）、架构（利用 FPGA 原生并行和流水线）、使用开源 ASIC 流程如 TinyTapeout 的物理综合，以及超越传统 Verilog 和 VHDL 的语言特性，实现优雅硬件设计。\n\nJane Street 希望此挑战激发创造力，促进 Hardcaml 在学术和开源社区的更广泛采用。参与者可通过 advent-of-fpga@janestreet.com 咨询问题或提交事宜。Ben 是 Jane Street 的硬件开发者，来自新西兰，拥有东京大学电气工程博士学位；Anish 是 2024 年从卡内基梅隆加入 Jane Street 的 FPGA 工程师。他们均致力于通过创新工具和社区参与推动硬件设计，使此挑战成为技术严谨与协作热情的完美结合。